AMD Phenom II X4, le retour

Le Phenom revient, et il n’est pas content. Après des débuts difficiles, liés entre autre à des retards successifs puis au fameux bug du TLB, le Phenom n’a jamais su se positionner qu’en quad-core d’entrée de gamme. Une approche difficile mais nécessaire pour AMD qui du fait d’une gravure en 65nm a des coûts de production plus élevés que ceux d’Intel sur ces processeurs quad-core. En ce début d’année 2009, AMD lance donc le nouveau Phenom, dénommé tout simplement Phenom II, qui est censé offrir des performances supérieures de 20% à son prédécesseur.

Le 45nm, enfin

Le premier gros changement se situe au niveau de la finesse de gravure, puisque l’on passe du 65nm au 45nm. Cette gravure plus fine, toujours sur des wafers de type SOI, est obtenue par AMD en faisant appel à une lithographie par immersion. Cette technique, co-développée avec IBM et qui sera également utilisée pour le passage en 32nm en conservant une lithographie optique, permet de réduire la longueur d’onde du faisceau lumineux utilisé pour la gravure en le faisant passer par un fluide intermédiaire (de l’eau pure).


Ceci permet donc à AMD de graver plus de transistors sur une surface plus réduite, puisque le Phenom II mesure 258mm² pour 758 millions de transistors, contre 285mm² et 450 millions de transistors. Qui plus est, comme d’habitude l’amélioration de la finesse de gravure devrait permettre d’abaisser la consommation.

A quoi servent 308 millions de transistors supplémentaires ? Principalement au cache. En effet, si les caches L1 et L2 restent inchangés à respectivement 128 Ko et 512 Ko pour chacun des quatre cœurs, le cache L3 unifié gonfle fortement puisqu’il passe de 2 à 6 Mo ! C’est ce cache qui est à l’origine du plus gros gain de performances à fréquence égale, avec un gain de 5% selon les dires d’AMD.


Sur cette image comparative ne tenant pas compte de l'échelle,
on voit bien que le Phenom II (à droite) dispose d'un cache L3 bien plus imposant

Le fondeur attribue également un gain de 3% à diverses modifications au niveau des cores en eux-mêmes, principalement au niveau du mécanisme de prefetching qui permet d’anticiper le chargement des données en cache depuis la mémoire.